ارائه­ دهنده:

  استاد راهنما:

دکتر مهدی فاضلی و دکتر حاکم بیت الهی
 
استاد مشاور: دکتر بابک ناصرشریف
  استاد ممتحن خارجی :  دکتر حامد فربه
استاد ممتحن داخلی: دکتر  هاجر فلاحتی

  زمان :  دوشنبه  25 شهریورماه 1398

ساعت 15:00
 
مکان: دانشکده مهندسی کامپیوتر- طبقه سوم- اتاق 304

آقای امیرحسین جلیلوند دانشجوی کارشناسی ارشد آقایان دکتر مهدی فاضلی و دکتر حاکم بیت الهی دو شنبه  25 شهریور ماه ساعت   15:00 در اتاق 304 واقع در طبقه سوم دانشکده کامپیوتر از پروژه کارشناسی ارشد خود تحت عنوان "یک واحد محاسبه کارامد در پردازنده‌های نهفته با بهره‌گیری از محاسبات تصادفی" دفاع خواهند نمود.

چکیده پایان نامه:

رویکرد محاسبات تصادفی در ابتدای دهه 1960 به‌عنوان یک جایگزین کم‌هزینه برای انجام محاسبات دودویی وزن‌دار پیشنهاد شد. این رویکرد، ازآنجاکه داده‌ها را به شکل دنباله‌های بیتی نمایش داده و پردازش می‌کند رویکردی منحصربه‌فرد است. رویکرد محاسبات تصادفی دارای واحدهای پردازشی با پیچیدگی پایین و هم‌چنین توان مصرفی کم است. به‌عنوان‌مثال، ضرب دو عدد درروش محاسبات تصادفی با استفاده از یک دروازه منطقی AND انجام می‌شود و جمع دو عدد با استفاده از یک تسهیم کننده صورت می‌پذیرد. علیرغم مزیت‌های اشاره‌شده و همچنین تحمل‌پذیری اشکال ذاتی، این روش به علت زمان پردازش نسبتاً طولانی برای دقت‌های بالا در پردازش، دارای انرژی مصرفی بالایی بوده و به‌کارگیری آن در برخی شرایط غیرعملی خواهد بود؛ اما پیشرفت‌های جدید فنّاوری در حوزه‌های مختلف نظیر شبکه‌های عصبی مصنوعی، پردازش تصویر، پردازش سیگنال و... امکان انجام پردازش غیردقیق برای به دست آوردن بهره‌وری بیشتر در دیگر پارامترهای طراحی را فراهم می‌سازد.
امروزه توجهی فزاینده به منطق فازی و کاربردهای آن وجود دارد. طراحی کارآمد سخت‌افزار استنتاج فازی، تنها راه‌حل در بسیاری از کاربردهایی است که نیاز به کارایی بالا دارند. با توجه به این‌که متغیرهای فازی دارای ارزش حقیقی در بازه­ی ]1و0[ هستند، این تحقیق مفهوم پردازش بر مبنای دنباله‌های بیتی یگانی را برای کاربرد کنترل‌کننده فازی پیشنهاد می‌کند. برای کاهش مشکل پردازش نسبتاً طولانی، این تحقیق ایده‌ای بدیع ارائه می‌دهد که به‌طور شگرفی زمان پردازش و درنتیجه آن انرژی مصرفی مدار را کاهش می‌دهد، درحالی‌که هیچ‌گونه عدم دقت در پردازش وجود ندارد. نتایج شبیه‌سازی و سنتز سخت‌افزاری نشان‌دهنده 82% صرفه‌جویی در مساحت اشغال‌شده توسط مدار، 46% کاهش در توان مصرفی مدار و 67% بهبود در انرژی مصرفی مدار پیشنهادشده نسبت به پیاده‌سازی با روش پردازش دودویی وزن‌دار در سیستم استنتاج فازی با تعداد 81 قانون است.

  از اساتید بزرگوار، دانشجویان گرامی و دیگر متخصصان و علاقه مندان به موضوع دفاعیه دعوت
می شود با حضور خود موجبات غنای علمی و ارتقای کیفی را فراهم سازند.

  دانشکده مهندسی کامپیوتر مدیریت تحصیلات تکمیلی